PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04326734 A

(43) Date of publication of application: 16.11.92

(51) Int. Cl

H01L 21/338 H01L 29/812 H01L 21/20 H01L 29/205

(21) Application number: 43096857

(71) Applicant:

SUMITOMO ELECTRIC IND LTD

(22) Date of filing: 26.04.91

(72) Inventor:

KUWATA NOBUCHIKA


(54) FIELD-EFFECT TRANSISTOR

(57) Abstract:

PURPOSE: To provide an FET which realizes a low noise and a high-speed operation and which uses GalnAs as a channel layer.

CONSTITUTION: In an FET by this invention, a structure where an n-type $Ga_{1-x}In_xAs$ layer is sandwiched between Ga_{1-x}In_xAs graded layers 3 and 5 whose In composition has been changed gradualy is formed on a GaAs substrate 1 via a buffer layer 2, and, in addition, a cap layer 6 is formed on it. Thereby, a region where electrons exist is overlapped partly with the undoped GainAs graded layers 3, 5, and the electrons are provided with a speed overshoot which is higher than that of conventional FET's. As a result, it is possible to obtain a low source resistance and a high transconductance (gn).

COPYRIGHT: (C)1992,JPO&Japio



(19) []本国特許庁(J P)

(12) 公開特許公報(A)

(11)特許出籍公開署号

特開平4-326734


(43)公開日 平成4年(1992)11月16日

}			
	•		
:	9171 – 4M 7377 – 4M		
4.	7739-4M	H 0 1 L 29/80 B 密査論求 未請求 請求項の数1(全 3 頁)	
伶閣平3-96857		(71)出版人 000002130 住友電気工業株式会社	
平成3年(1991)4	月26日	大阪府大阪市中央区北縣四丁目 5 番53号 (72) 発明者 桑田 展園 神奈川県横蔵市菜区田谷町 1 番地 住友 気工業株式会社模與製作所内	
		(74)代理人 弁理士 長谷川 芳樹 (外3名)	
•			
	会数 平3-96857	7377 – 4M 7739 – 4M	

(S4) [尭明の名称] | 世界効果トランジスタ

(57)【要約】

[目的] 低報音、高速制作を実現するGainAsをチャネル層とするFETを提供することを目的とする。
[構成] 本発明のFETは、n型Gair Ini As 層チャネル層を1n組成を徐々に変化させたGair Ini As 層チャネル層を1n組成を徐々に変化させたGair Ini As グレーディッド層3および5で挟み込んだ線造をGaAs 基板1上にパッファ層2を介して形成したらにその上にキャップ層6を形成したものである。これにより、電子の存在する領域がノンドープのGainAs グレーディが料層3、5に一部重なり、従来のFETよりも電子は高い速度オーパーシュートを有する。そのため、低いソース抵抗、高いトランスコンダクタンス(g。)を得る。



(2)

【特許請求の顧問】

【翻求項1】 半絶縁性GaAs基板1と、この半絶縁性GaAs基板上に形成されGaAsに格子整合する高纸 依の半導体からなるパッファ層と、このパッファ層上に、GaAsから「n組成、Xを徐々に上げて形成された第1のノンドープGaii Ini Asグレーディッド層、グレーディッド層の上に、グレーディッド層の上に、グレーディッド層の上に、グレーディッド層の上に、In組成、Xがほぼ一致しており不純物がドープされた n型Gaii Ini Asチャネル層の上に、In組成、Xがチャネル層の上に近ば一致した状態から徐々に下がって上面ではGaAsとなっている第2のGaii Ini Asグレーディッド層を、このグレーディッド層5の上に形成されたGaAsまたは A1GaAsからなるキャップ層と、このキャップ層の上に形成されたソース、ドレイン、およびゲートの各電 値とを有することを特徴とする電界効果トランジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は低機管かつ高速で動作する電界効果トランジスタ(FET)に関するものであ 20 る。

[0002]

【従来の技術】 n型のGaInAsをチャネルとするF ETに関する技術として、例えば、特開昭63-908 61号、特開昭63-272080号、特開昭64-2 371号などがある。

[0003]

【発明が解決しようとする課題】これらの技術では、G alnAs中に均一にSiをドーピングしているため、キャリアである電子はこのSiに散乱され、十分な種度 30 オーバーシュート効果が得られず、十分な特性が得られなかった。また、特開昭63-90861号では、Ga InAs 局中にSiをブラナードープさせる技術が開示されているが、プラナードープ目だけでは、深いゲートしきい値電圧Vthを持ったFETを作ることが疑しい。そのため、①高い出力を持ったFETを作ることが疑しい。そのため、①高い出力を持ったFETを作るできない。②回路設計上の余裕度が小さい等の問題があった。本発明は、GaInAsをチャネルとするFETにおいて、従来のものよりも高速で動作し、しかも低頻音のFETを提供することを目的とする。

(0004)

【魏超を解決するための手段】かかる目的を達成するために木発明のFETは、直型Gai: In: Asチャネル層をln組成、Xを徐々に変化させたGai: In: Asグレーディッド層で挟み込んだ構造をGaAs基板上にバッファ層を介して形成し、さらにその上にキャップ層を形成したものである。

[0005]

【作用】キャリアである電子の存在する領域がすべてチ 位 1 ャネル層にあるのではなく、一部がグレーディッド層に 50 る。

あるため、電子は高い速度オーバーシュートを有する。 そのため、ソース抵抗が低くなり、トランスコンダクタ ンス (g。) が高くなる。これにより、低報音、高速勁 作が遊成される。

[0006]

【実施例】図1は、木発明の一実施例であるFETの製 造工程を示す工程所面図である。半導体基板としてG a As基板1を用い、このGaAs基板1の上に、例えば 有機金属気相成長法 (OMVPE法) により、ノンドー プGaAs単結晶であるパッファ層2 (パックグラウン ドp型、p=3×1012cm-1)を5000オングスト ロームの厚さにエピタキシャル成長させる(図1 (a) 夢照)。次に、GaAsからIn組成、Xを徐々に上 げ、表面ではIn組成、XがO、15となっているノン ドープGai-x 1n: Asのグレーディッド暦3を50 オングストロームの厚さに成長させる(図1(b)参 照)。 ついで、このグレーディッド層3の上に、SIを 均一にドープしたn型Gai-s Ini As (n=4×1) 010 c m-4) からなるチャネル暦 4 を 5 0 オングストロ ームの厚さに成長させる (図1 (c) 参照)。 なお、こ のチャネル層4のIn組成、Xは、グレーディッド層3 の上面の1n組成とほぼ一致しており、X=0.15で ある。次に、このチャネル層4の上に、In組成、Xを 徐々に下げ最上面ではGaAsとなっているGai-1 nr Asからなるグレーディッド層5を50オングスト ロームの厚さに形成する(図1(d)参照)。その後、 グレーディッド層 5 の上にノンドープG a A s 単緒晶か らなるキャップ層6を400オングストロームの厚さに 成長させる。そして最後に、このグレーディッド府5の 上にゲート電極7、ソース電板8、ドレイン電極9を形 成して本実施例のFETが掲成される(図1(e)参

【0007】次に、このようにして作製されたFETの 動作を図2のエネルギバンド図と共に説明する。図2 (a) は、従来のSiを均一にドーピングさせたn型の GalnAsチャネルFETのチャネル部分を拡大した エネルギバンド図である。同図において、符号21はG alnAsチャネル層、符号22はGaAsパッファ 層、符号23はキャップ層をそれぞれ示しており、符号 24は伝導帯レベル、符号25は価電子帯レベルをそれ ぞれ示している。これに対して図2(b)は、本実施例 のFETのチャネル部分を拡大したエネルギバンド図で ある。このパンド図では、図1の各エピタキシャル層2 ~ 6 に対応する部分を同一の符号で示してあり、符号2 6 は伝導帯レベル、符号27は価電子帯レベルをそれぞ れ示している。なお、図2 (a) (b) において、Eo およびE、は量子化されたエネルギ埠位を示しており、 一点鎖線で示した曲線31、32はそれぞれエネルギ草 位E。およびE』における電子の存在確率を示してい

【0008】この2つの図からわかるように、従来の下 ET(図2(a) 参照)では、電子の存在する領域が、 ほとんどチャネル層21によるn型GaInAsの量子 井戸内であり、電子はGaInAs中のSiにより散乱 され十分な速度オーパーシュートが得られない。そのた め、ソース抵抗の相大、およびトランスコンダクタンス (gm)の低下を招く。これに対して、本実施例のFE Tでは、電子の存在する領域がノンドープのGaInA sグレーディッド層3、5に一部面なっているため、従 来のFETよりも電子は百い速度オーパーシュートを有 する。そのため、低いソース抵抗、高いトランスコンダ クタンス(ge))を得ることができる。

【0009】また、GaAsに対して格子整合しないの型GalnAsチャネル層4をGaAsグレーディッド層3、5で挟んでいるので、格子不整合による歪みを緩和する効果があり、電子の輸送特性が改善される効果も期待できる。

[0010]

(発明の効果) 以上説明したように、本発明のFETに

よれば、従来のGalnAsをチャネル層とするFETに比較して、低いソース抵抗、高いトランスコンダクタンス(B。)を得ることができる。したがって、低報音、高速動作を違成することができる。

【図面の簡単な説明】

【図1】本発明の一実施例であるFETの製造方法を示す工程新面図。

【図2】本実施例の動作を説明するためのエネルギバン ド図。

【符号の説明】

1…GaAs基板

2…パッファ暦

3…グレーディッド層

4…チャネル層

5 …グレーディッド暦


6…キャップ層

7…ゲート電極

8…ソース電極

9…ドレイン電価

[図1]



【图2】

